JTAG texnologiyası
Müasir PLİC,MP və MK çipləri daxilində çox saylı mürəkkəb sxemlərin inteqrə edilməsi onların testləşdirilməsi üçün mövcud olan ənənəvi üsullardan istifadəni çətinləşdirir. Layihəçini maraqlandıran siqnalların hamısının çipin pinlərinə çıxarilması mümkün olmadığından daxili bloklarının əksəriyyətinin işini tam izləmək olmur.Bundan əlavə çipin nüvəsində yüksək tezliklə emal edilən siqnalların giriş,çıxış portları ilə ötürülməsi yalnız aşağı tezliklərdə yerinə yetirilə bilər. Nəticədə belə siqnalların real zaman miqyasında izlənilməsi imkanı da məhdudlaşır.Bu problemlərin həlli üçün aşağıdakı iki variantdan istifadə edilə bilər:
Çipin daxili blokları sərhəddə izlənilmə oyuqları ilə əhatə edilməlidir. Çipin daxilinə yoxlanılan sxemlərin işini araşdıran məntiqi bloklar inteqrə edilir ki, bunlar hər hansı interfeys vasitəsilə xarici idarəedici sistem ilə əlaqələndirilir. İkinci üsulun tətbiqi nəticəsində müasir PLİC-qurğuların,MK-li sistemlərin testləşdirilməsi və proqramlanması üçün nəzərdə tutulmuş JTAG interfeysi yaradılmışdır.
JTAG(Joint Test Action Group) texnologiyası çap lövhəsi üzərində yerləşən çiplər arasındakı əlaqələrin ,yaxud çipin daxili məntiqinin test edilməsi üçün istifadə edilən ardıcıl BST(Boundary Scan Test- pinlərə ardıcıl test siqnallarının verilməsi) texnologiyası əsasında yaradılmışdır. Ümumi halda Boundary Scan və TAP(Test Access Port –testə müraciət portu) texnologiyası siqnallarının tipləri və formatları İEEE 1149.1 standartı üzrə müəyyən edilmişdir. JTAG interfeysli qurğular proqramlanma ,yaxud testləşdirmə məqsədilə kompüterin LPT, COM və USB portlarına xüsusi kabellər vasitəsilə bağlana bilər.Belə kabellərin bir ucu kompüterin mövcud portlarından birinə bağlanılır,digər ucu isə testləşdirilən ciplərin yerləşdiyi çap lövhəsinə JTAG portu ilə birləşdirilir. Bundan əlavə müasir MP-ların daxili strukturuna JTAG kontrollerinin inteqrə edilməsi mümkün olduğundan JTAG interfeysi kompüterin portuna çıxarılır və testləşdirilən qurğular birbaşa bu porta birləşdirilə bilir.
TCK-Test Clock –Test üçün sinxronlaşdırıcı siqnal
TMS- Test Mode Select- Test rejiminin seçimi siqnalı
TDİ- Test Data İn- Test verilənlərin daxil edilməsi üçün giriş
TDO- Test Data out- Test verilənlərin çıxışı
TRST- Test logic Reset- Test bloklarının RESET edilməsi
Çap lövhəsi üzərindəki çiplərin və onlar arasındakı əlaqələrin yoxlanılması və sazlanması xüsusi testləşdirici siqnallar ardıcıllığı ilə yerinə yetirilir. JTAG interfeysi çip daxilinə siqnalların ünvan üzrə ötürülməsini/qəbulunu və testləşdirmə üçün icra ediləcək əməliyyatlar haqqında göstəriş verilməsini təmin edir. TDİ ilə çipin daxili bloklarına ötürülən siqnalın təsirindən TDO çıxış siqnalı testləşdirmə alqoritminə əsasən hasil edilir.Çipin daxili bloklarında test ilə əlaqədar yerinə yetirilən əməliyyatlarin tipi TMS siqnalları ilə göndərilir. Testəşdirilmə alqoritminin gerçəkləşdirilməsi üçün JTAG dəstəkli çiplərin daxili strukturuna BST texnologiyasının blokları inteqrə edilir və onların işi çipin əsas funksiyasının icra edilməsinə mane olmur.
MK-nin daxili yaddaşının proqramlanması
Müxtəlif çiplərin kristal daxilində yoxlanılması/sazlanması
Xüsusi konfiqurasiya edici faylın PLİC çipinin daxili yaddaşına yüklənməsi.
Proqramlanan çipin tətbiq edildiyi sistemin çap lövhəsi üzərində yerləşdiyi halda bu texnologiya İSP(İn System Programming-Sistem daxili proqramlanma) adlanır.Proqramlanan yaddaşın MK,yaxud PLİC daxilində olmasının fərqi yoxdur. PLİC halında bu texnologiya İSC(İn System Configuration- Sistem daxili konfiqurasiya edilmə) kimi tanınır.Əgər PLİC çipi PCİ interfeysli kart üzərindədirsə,onda qurğunun konfiqurasiyanın dəyişdirilməsi kompüterli sistemdən ayrılmadan təmin edilir. İSP,yaxud İSC texnologiyaları üçün yaradılmış standartlar BCD(Boundary Scan Description -Sərhəddə izlənilmənin təsviri ) fayllarının formatını müəyyən edir. BCD fayllarının formatının standartlaşması test proqramlarının yaradılmasının avtomatlaşdırılmasına imkan verir.
JTAG dəstəkli istənilən çipin daxili strukturuna BST funksiyasını yerinə yetirən BSC (Boundary Scan Configuration-Sərhddə izlənilən konfiqurasiya edilmə) modulları inteqrə edilməlidir. Bu halda izlənilən çıxıntıların vəziyyəti BSC modulu tərəfindən nəzarət və idarə edilir.BSC modulu çipin daxili məntiqi blokları ilə giriş/çıxış blokları arasında yerləşdirilir ,daha döğrusu giriş/çıxış bloklarına inteqrə edilir(şək.2.26). Bu modullar ardıcıl test zəncirinə qoşulur və BSC rejiminin tətbiq edilmədiyi adi halda onlar çipin əsas funksiyasına təsir etmir ,yəni siqnallar adi NDİ girişindən çipin daxili bloklarına və əksinə NDO çıxışına sərbəst ötürülür.Testləşdirmə rejimində isə ardıcıl qoşulmuş BSC blokları öz çıxışlarında xüsusi test siqnallarını TDİ girişindəki siqnala uyğun olaraq hasil edir.Çipin test siqnallarına cavabı isə BSC zəncirinin TDO xətti üzrə çıxarılır.BSC-nın belə qoşulması çiplər arasındakı qarşılıqlı əlaqəni və çipin daxili məntiqini pinlərə əlavə qurğular qoşulmadan nəzarət etməyə imkan verir (şək.2.27).
İEEE 1149.1 standartı üzrə test edilən qurğunun siqnalları tipinə məhdudiyyət qoyulmasa da , JTAG əsasən, rəqəmli hissənin yoxlanılması üçün istifadə edilirdi.Odur ki,rəqəmli siqnallarla yanaşı, analoq siqnallarının da ötürülməsini təmin edən və differensial siqnallı əlaqə xətlərin tətbiqini mümkün edən yeni İEEE 1149.4 standartı yaradıldı.Ardıcıl əlaqə xəttinin xarakteristikalarının saxlanılmasına xidmət edən differensial siqnal halında iki ədəd əlaqə xətti istifadə edilir.Odur ki,müasir JTAG-dəstəkli çip daxilindəki adi siqnalların differensial siqnallara və əksinə çevrilməsi üçün xüsusi bloklar da nəzərdə tutulur. Ümumi halda JTAG-portu bir neçə qurğunun ardıcıl birləşdirilməsini təmin edir.JTAG dəstəkli test qurğusundan istifadə edilməklə rəqəmli və analoq sxemlərinin olduğu çiplərin yoxlanılması üçün çap lövhəsi üzərində onların ardıcıl əlaqələndirilməsi sxemi şək.2.28-də göstərilir. Əlaqə zəncirinin əvvəlində TDİ pininindən verilən siqnallar bütün çiplərdən keçərək digər ucdakı TDO pinində testə cavab siqnalı kimi hasil edilir. Burada AT1 və AT2 siqnalları JTAG interfeysinə analoq dövrələrin yoxlanılması üçün əlavə edilmişdir.Şək.2.29-da İEEE1149.4 standartı üzrə JTAG dəstəkli çiplərin daxili strukturu verilmişdir.Burada DBM(Rəqəmli sərhəd modulu), və ABM( Analoq sərhəd Modulu) blokları çipin əsas nüvəsi ilə uyğun portları arasında yerləşdirilərək rəqəmli və analoq dövrələri üçün BSC funksiyasını yerinə yetirir. TDİ girişindən verilən siqnala əsasən testləşdirici siqnallar hasil edərək onları çipin daxili strukturuna yönəldir.AT1 və AT2 siqnalları çipin analoq dövrələrinin testləşdirilməsi üçündür.DBM və ABM bloklarının sayı onların funksional təynatından asılı olur. JTAG dəstəkli çipin daxilinə xüsusi TAP(Test Access Port) kontrolleri adlanan idarə bloku və bir sıra sürüşdürücü registrlər inteqrə edilir.Bu registrlərdə icra edilən test əmrləri, test kodları, istifadəçi məlumatları və test marşrutunun qısa yolu(Bypass) haqqında məlumat yadda saxlanılır. Əmrlər registri daxil olan əmr kodunu qəbul edir və bu koda əsasən BSC-dan daxil olan TDİ verilənlərini interpretasiya edir. TAP kontrolleri idarəedici avtomat kimi qurulur və onun vəziyyəti TCK və TSM siqnallarının kombinasiyası ilə müəyyən edilir. TAP-nin vəziyyətindən asılı olaraq JTAG-yoluna hər dəfə registrlərdən biri qoşulmuş olur və nəticədə registrlər arasında verilənlər axınının istiqaməti idarə edilir. Şək.2.30-da JTAG interfeysinin registrli strukturu verilir. Bypass registri 1 bitli olub JTAG-yolunun qısaldılması və verilənlərin JTAG-kontrollerdən şəffaf keçməsi üçün istifadə edilir.Ardıcıl qoşulmuş BSC blokları test registrini təşkil edir.
İEEE 1149.1 standartı ilə təyin edilmiş və bütün JTAG-dəstəkli qurğular tərəfindən icra edilməli olan məcburi əmrlər yığımına inisializasiya edilmə ,iş rejiminin verilməsi və qurğunun identifikatorunun oxunması kimi əmrlər daxildir.Bundan əlavə hər bir qurğununu xüsusi JTAG -əmrlər yığımı da olmalıdır. Hazırda Texas Instruments firmasının layihələndirdiyi bütün DSP-lər testləşdirici JTAG-interfeysi ilə təchiz edilir və BSC blokları prosessorun bütün xarici giriş/çıxış pinlərini əhatə edir(şək.2.32).Bundan əlavə DSP-nin nüvəsinə və periferiya bloklarına doğru aparan əlavə JTAG-yolları və registrləri nəzərdə tutulmuşdur.Bunlar İSE(İn System emulation)funksiyalarını yerinə yetirmək üçün istifadə edilir.Yəni, JTAG-interfeysi həm DSP-nin daxili bloklarının testləşdirilməsi , həm də prosessorun bütün resurslarına müraciət üçündür. Əlavə EMU0 və EMU1 pinləri isə emulyasiya üçün girişlərdir.Bir neçə DSP çipinin testləşdirilməsi üçün JTAG interfeysi ilə ardıcıl qoşulması sxemi şək.2.31-də verilir.
JTAGdəstəkli MSP430FXX seriyalı MK-nin testləşdirilməsi üçün onun 14 pinli JTAG portuna bağlanması sxemi şək.2.33-də göstərilir. Şək.2.34-də isə tədqiq edilən prosessor çipinin JTAG siqnalları vasitəsilə JTAG-emulyator adlanan xüsusi qurğuya qoşulması sxemi göstərilmişdir. JTAG –emulyator MK-də müxtəlif tip kəsilmələri dəstəkləyir və onun daxili bloklarına müraciət edə bilir. Kompüterdə icra edilən test edici proqramın idarəsi altında JTAG-emulyator çip daxilindəki testedici bloklar ilə ilə əlaqə yaradır. JTAG-emulyator kompüterin LPT,COM,USB portlarından birinə bağlana bilər. Sxem daxili JTAG-emulyatorun yoxlanılan prosessoru olduğu sistemdə işlədiyi zaman,yəni tətbiqi proqramı icra etdiyi müddətdə yoxlamağa imkan verir.Yəni JTAG-emulyator layihələndirilən sistemin fiziki modelini əvəz edir. Onu qeyd etmək lazımdır ki, JTAG-interfeysi kütləvi seriyalarla buraxılan bütün prosessorlara inteqrə edilir. AVR seriyalı MK -nə inteqrə edilmiş JTAG interfeysinin və sazlayıcı sistemin strukturu şək.2.35 -də verilir.İnteqrə edilmiş sazlanma əməliyyatı JTAG-əmrləri vasitəsilə yerinə yetirilir. TDİ və TDO arasında izlənilən JTAG-yolu TMS və TDİ siqnallarına əsasən TAP tərəfindən seçilir.Əmrlər registrində verilənlər registrini idarə edən əmr kodu saxlanılır.İdentifikasiya registri,Bypass və BSC registrləri çap lövhəsi səviyyəsində testləşdirmə üçün istifadə edilir.JTAG interfeysi testləşdirmə rejimində olmadıqda 4 ədəd TAP pinləri adi giriş/çıxış portu kimi istifadə edilir,TAP kontrolleri isə RESET vəziyyətində olur. Onu qeyd etmək lazımdır ki, AVR MK-ə inteqrə edilmiş JTAG kontrolleri “AVR Studio” layihələndirmə sistemi tərəfindən dəstəklənir,yəni bu sistemin proqramlı emulyatoru JTAG interfeysindən İSP kimi istifadə edə bilər. BSC texnologiyasından istifadə etməklə konfiqurasiya edici faylın iki ədəd PLİC daxilinə yüklənməsi sxemi şək.2.36-da göstərilir.
